Durante un simposio técnico celebrado hoy, 18 de mayo, ingenieros de AMD han desvelado los primeros detalles profundos sobre la arquitectura de los núcleos de próxima generación Zen 6, cuyo nombre en clave interno es "Morpheus".
La gran novedad a nivel de silicio es la confirmación del salto al nodo de 2nm de TSMC, abandonando definitivamente las topologías de transistores FinFET en favor de los nuevos diseños de nanocables o GAA (Gate-All-Around). Esta reingeniería del silicio permite un control de los canales de corriente mucho más preciso, reduciendo las fugas eléctricas y permitiendo que los núcleos operen con voltajes significativamente menores a frecuencias idénticas a las de Zen 5.
A bajo nivel, la arquitectura cambia por completo la estructura del frente de ejecución (front-end), ampliando el ancho de decodificación de instrucciones de 8 a 10 vías y modificando el planificador de la unidad de ejecución de enteros.
Esto se traduce en una mejora masiva de la eficiencia en el procesamiento de hilos individuales, atacando los cuellos de botella que suelen aparecer en las cachés de datos L1 y L2 cuando el procesador maneja bucles de código complejos con muchas ramificaciones especulativas.
Además, han integrado un bus de interconexión directa de ultra alta velocidad que reduce drásticamente las latencias de comunicación entre los diferentes complejos de núcleos (CCD), un avance crítico para que los juegos dependientes del hilo principal de la CPU no sufran caídas en los mínimos de FPS cuando el motor gráfico realiza llamadas masivas a las APIs de renderizado.
Fuente: https://wccftech.com/amd-zen-6-morpheus-architecture-detailed-2nm-process/